2018年12月3日，武汉新芯集成电路制造有限公司，一家领先的半导体研发与制造企业，宣布基于其三维集成技术平台的三片晶圆堆叠技术研发成功。

武汉新芯的晶圆级集成技术可将三片不同功能的晶圆（如逻辑、存储和传感器等）垂直键合，在不同晶圆金属层之间实现电性互连。与传统的2.5D芯片堆叠相比，晶圆级的三维集成技术能同时增加带宽，降低延时，带来更高的性能与更低的功耗。

三维异构集成技术

伴随着集成度和性能提升的迫切要求，集成电路的设计和制造、封装开始从平面向3D立体方向发展，并且逐步出现了不同结构芯片的集成。早期是多层多芯片集成，用于在单个衬底上横向集成不同类型半导体器件以及无源元件（包括滤波器和天线）。运用这种技术，无源元件被嵌入到多个层叠中以达到高Q值和小型化，同时，其中的短距互连能得到比传统印刷电路板技术更高的性能和集成度。

随着频率的上升，在多个集成电路间的互联块和线内的损耗迅速增加。同时多芯片集成通常缺乏几何和互联清晰度，以达成横向和纵向的紧密度。因此，人们开始研究各类新技术形式，用以克服互联的寄生效应，在这样的背景下，三维异构集成技术应运而生。

三维异构集成通常分为四个基本类别，分别是：单片（monolithic）、小芯片（chiplet）、晶圆键合（wafer-bonding）、和外延转移（epitaxial transfer）。而此次武汉新芯就是在晶圆键合技术上实现了突破。

在晶圆级异构集成（小芯片、晶圆键合和外延转移）方式中，硅与化合物半导体器件是在独立完成了各自工艺后集成的，这对现有的工艺制造过程构成的风险很小，并能在化合物半导体(如磷化铟)与硅(CMOS和BiCMOS)器件间提供紧密纵向集成。

其中，chiplet集成能将各种不同的半导体技术，例如氮化镓HEMT、磷化铟双HBT、以及硅MEMS等彼此相临地安放在一个完整的CMOS晶圆上。此种键合技术也打破了化合物半导体技术的芯片尺寸缩小障碍，因为III-V元素化合物chiplet能被放置于任意大小的CMOS晶圆上。

应用已在提速

如今，三维芯片堆叠技术在一些设备中已经有统领性的运用，比如Apple Watch就由最先进的三维堆叠式芯片封装之一驱动，如果没有采用芯片堆叠技术，该手表的设计就无法做得如此紧凑。 

有报道称，英伟达硬件工程高级副总裁布莱恩·凯莱赫曾表示，英伟达针对AI打造的Volta微处理器的运作也运用3D堆叠技术。通过直接在GPU上面堆叠八层的高频宽存储器，这些芯片在处理效率上创造了新的记录。 

而芯片堆叠也带来了一些全新的功能。有的手机摄像头将图像传感器直接叠加在图像处理芯片上，额外的速度意味着它们能够对照片进行多次曝光，并将其融合在一起，在昏暗的场景里捕捉到更多的光线。

去年三星研发了全新的三层堆栈式传感器，每秒可拍摄多达1000张照片，几乎达到了专业摄影机的水准。在现有大部分CMOS传感器都只有两层的基础上额外加入DRAM，成为实现超高速拍摄的关键。这一技术也将为传感器技术的升级换代带来全新的张力。

由此可见，三维芯片堆叠技术的应用市场空间广阔，这一扩维的思想亦将成一大趋势和必然。

-END-

来源：芯通社、半导体行业观察、集微网

如有侵权，请联系我删除。

如果大家对芯片堆叠系统有任何焊接疑问，我们可以提供专业的技术支持和服务。新品开发可以到我们公司进行新产品的芯片堆叠，我们中科同志科技的3D芯片堆叠系统、芯片堆叠系统、高真空炉已为多家公司解决了3D封装的问题。www.torch.cc